Chips DRAM dos anos 80: um por bit de largura de barramento de dados?

rwallace 09/03/2017. 5 answers, 2.583 views
memory performance

Como eu entendi, nos anos oitenta, a maneira típica de lidar com a memória era um chip de RAM por bit de largura de barramento de dados. Suponha que você estivesse construindo uma máquina de 16 bits e você quisesse dar 32K de RAM, você poderia fazer isso com chips de RAM de 16kbit, usando dezesseis deles. 128K também poderia ser feito usando chips de 64kbit, mais uma vez dezesseis deles.

No entanto, se você queria 64K de RAM, isso só poderia ser feito usando oito dos chips de 64kbit, e fazer com que cada chip entregue dois bits, um após o outro, causando uma desaceleração.

Então, se você não quiser pagar qualquer penalidade na velocidade de acesso, é 32K ou 128K, mas não entre. Isso é correto?

5 Comments
3 manassehkatz 07/30/2017
Conforme observado na resposta do @PndC, a solução simples e muito comum foi usar vários conjuntos de chips menores. Há dois motivos para isso - não pague pela memória "desperdiçada" e os chips de maior densidade mais recentes normalmente custam mais inicialmente. Isso se equilibra contra o estoque extra do tabuleiro, soquetes, solda, etc. necessários. Nos dias retros, o setor imobiliário geralmente era barato e os novos chips eram muito caros até chegarem a altos níveis de produção. Isso ainda é verdade hoje - muitas vezes uma máquina enviará com 2 ou 4 DIMMs menores em vez de 1 ou 2 DIMMs maiores.
2 Ross Ridge 07/30/2017
Também foram disponíveis chips DRAM mais amplos durante a década de 80. Por exemplo, o Commodore 64 originalmente enviado com oito chips 64kx1, mas as revisões posteriores usaram dois chips de 64kx4.
1 cat 07/31/2017
como é 16 bits de barramento largo * 16KiB por chip = 32KiB ??
1 rwallace 07/31/2017
@JeffreyBosboom Não me sugere isso! A intenção é sugerir que cada chip envia um bit sobre o barramento de dados ao mesmo tempo. Se houver um título alternativo que outras pessoas achariam mais claro, não tenho nenhum problema com alguém editando o título.
1 rwallace 07/31/2017
@cat barramento de 16 bits de largura x 16kbit por chip = 32kbyte.

5 Answers


pndc 07/30/2017.

Não.

Na sua hipotética máquina de 16 bits com 64kiB de RAM, você poderia simplesmente implementar dois bancos 32kiB usando 16 chips 16kib cada. Isso, obviamente, dobra o número necessário de chips e espaço de placa necessários, o que pode não ser rentável contra o uso de apenas chips de maior densidade e obter duas vezes mais memória novamente de graça.

Pelo menos um exemplo do mundo real existe. O Amiga 500 é fornecido com 512kiB de RAM, e os primeiros modelos implementam isso usando dezesseis chips de 256kib. A expansão de memória A501 contém outros dezesseis chips de 256kib, dando 1MiB no total.

1 comments
6 rwallace 07/30/2017
Bom ponto! O Sinclair Spectrum 48K começou a ser implementado com três bancos de chips de 16kb, e em 1984, como eu entendi, mudou para ser implementado com um banco de chips de 64kb, do qual um quarto não foi usado, de modo que é sugestivo sobre quando o ponto de cruzamento de A eficácia de custos aconteceria.

Dan Mills 07/30/2017.

Houve várias variações em grande parte impulsionadas pelo custo em qualquer ponto específico.

O que é interessante é PORQUE os chips de 1 bit eram populares, basicamente o seu roteador de endereços normalmente era multiplexado usando os sinais RAS e CAS, então se a tecnologia no momento fizesse 64K um tamanho de chip desejável, você poderia fazer 8 Endereço, RAS, CAS, 1 Dados, WR, RD, CE mais energia e terra em algo como um DIL de 16/18 pinos e apenas acabam com 1 sinal por chip sendo único. Antes, os PCBs multicamadas eram baratos, isso importava.

Compare com uma matriz de 8, 8k * 8 partes (mesmo tamanho de memória total), agora você deve executar esse bus de dados de 8 bits para cada chip, mais 7 bits de endereço, mais os sinais de controle, além de precisar de um decodificador de endereço, então você está olhando para um chip de 24 pinos, com muito mais roteamento na PCB.

Eventualmente, as velocidades chegaram ao ponto de que o carregamento de ônibus mais baixo criou dispositivos mais amplos uma escolha melhor (especialmente porque NMOS tinha margens de ruído horríveis), mas se você olhar para um DIMM moderno você ainda achará que muitas partes estreitas são freqüentemente favorecidas.


John Turner 07/31/2017.

Encontre alguém com uma coleção de problemas vintage Computer Shopper, não há um melhor material de pesquisa para tais assuntos. Não só há artigos que discutem os méritos de diferentes computadores e seus esquemas de memória, há anúncios promovendo o preço, velocidade e capacidade mês a mês de processadores de mercado direto, chips RAM e unidades de disco.

Algumas dicas:

- RAMs dinâmicas precoce foram multivendor, com um esquema de numeração de partes comuns (e pintos DIP semelhantes) através das gerações de 4k a 256k.

- 4096 x 1 chips, por exemplo, foram 4104, 16,384 x 1 chips foram 4116, 65,536 x 1 chips foram 4164, 262,144 x 1 foram 41256.

- Uma letra sufixada frequentemente indicada se fosse uma embalagem de epóxi (P para plástico) ou cerâmica (C para cerâmica).

- As partes de 4 bits paralelas foram chamadas de "nybble-wide" ou "nibble-wide" e foram numeradas 4416 e 4464. O 4464P foi o tipo mais comum usado em Apple // e a partir de 1986, fornecendo 64kx4 com 120nsec RAS típico .

- O IBM AT original de tipo 1 usou o 4164C emparelhado soldado em pilhas de sobreposto para preencher os seus soquetes DIP com RAMs de "128kbit", um arranjo possível porque a IBM embalou as RAM em suas plantas para se ajustar a um penteado de 256 kbit. Encontrar isso hoje é uma caça aos ovos de Páscoa através do banco de trabalho de Grampa, já que eles foram removidos para abrir caminho para 41256 fichas e esparramados em algum trilho DIP ou gaveta organizadora não marcado.

- as partes de 1 megabit foram as últimas a operar com o fornecimento de 5 volts, mas foram internamente peças de 3.3 volts

- As peças de 4 megabits começaram uma transição por atacado para novas tecnologias, como lógica de 3.3 volts, pinches JEDEC, montagem em superfície SMT e módulos de memória única. Até então, a maioria dos novos computadores usava memória em toda a palavra (16 bits).

1 comments
1 rackandboneman 07/31/2017
O primeiro tipo de módulos SIMM / SIPP (30 pinos, 8 bits) geralmente foram construídos a partir de 8 ou 9 (paridade!) Chips de 1 bit de largura, às vezes duas partes largas de 4 bits (com uma paridade de 1 bit se desejado). ...

rackandboneman 07/31/2017.

Um outro motivo: chips de 1 bit podem ser facilmente configurados como matrizes de 8 ou 9 bit de largura usando apenas um tipo de chip - o último nos casos em que foi desejada a paridade da memória (verificação de erros). Às vezes, utilizou-se 4 + 4 + 1, mas exigiu dois tipos de chips com características de confiabilidade potencialmente diferentes (o que não é útil em um sistema de paridade).


Brian H 07/30/2017.

Era muito comum nos sistemas dos anos 80 utilizarem chips DRAM que produzissem 4 bits. As variantes comuns foram chips de DRAM de 256 KB acessados ​​como 64K x 4 bits e chips de 1Mb acessados ​​como 256K x 4 bits. Assim, um barramento de dados de 16 bits pode exigir apenas 4 chips DRAM para fornecer 512 KB.

Os DRAM de 4 bits de largura foram amplamente utilizados porque reduziram a contagem de cavidades necessária para uma determinada largura de barramento de dados. 8 chips conectados a um barramento de dados de 32 bits foram uma configuração comum no início da década de 1990. Além disso, as versões posteriores de 8 bits da década de 1980, como a Apple // e Platinum e o Commodore C64c, conseguiram reduzir sua pegada de DRAM para apenas 2 chips, reduzindo os custos de fabricação.

Related questions

Hot questions

Language

Popular Tags